面向固态硬盘的面积功耗优化BCH 电路设计
文献类型：学位论文
| 作者 | 莫海锋 |
| 学位类别 | 硕士 |
| 答辩日期 | 2012-05 |
| 授予单位 | 中国科学院研究生院 |
| 授予地点 | 北京 |
| 导师 | 张耀辉 |
| 关键词 | BCH 码 面积优化 功耗优化 有限域乘法器 iBM 钱搜索 |
| 学位专业 | 微电子与固体电子学 |
| 中文摘要 | NAND 闪存颗粒是固态硬盘的存储芯片，NAND 闪存颗粒的最基本存储单元是浮栅晶体管，浮栅晶体管不同的阈值电压分布表示不同的信息。通过往浮栅注入电子改变浮栅晶体管阈值电压分布实现闪存的写操作，或者是通过清除浮栅上的电子实现浮栅晶体管的擦除操作。浮栅上的电子容易受到干扰而泄漏导致读出的数据出现错误，因此需要NAND 闪存控制器的纠错电路对发生错误的数据进行纠正。随着NAND 闪存工艺的降低，浮栅的电子数量在减少，而干扰变得严重，需要纠错电路具备更强的纠错能力。 BCH 是应用于NAND 闪存的主要纠错算法。BCH 是一种分组码，编码过程是在信息数据后按一定规则添加校验数据组成码字，其逆过程就是译码。随着纠错能力的增加，纠错电路的面积和功耗成为闪存控制器设计面临的主要挑战。本文提出了一种面积功耗优化的BCH 纠错电路方案，并在TSMC 65nm 工艺下实现，和其他设计方法相比，面积优化了27%，功耗优化了26%。本文实现了最多纠错84 比特的BCH（32767，16416）纠错电路，纠错能力可以在2 至84 之间的偶数范围内配置，数据长度的最大值是16416 比特，数据长度可以在小于16416 比特的32 比特整数倍数的范围内配置，纠错后的数据由CRC 校验。 本文通过调整钱搜索的起始位置，使编码求余数运算和伴随式计算的求余数运算能够复用相同的线性反馈移位寄存器。本文介绍了实时计算部分伴随式的方法，减少了伴随式计算逻辑运算单元的使用。本文设计的译码器在两种不同频率的时钟下工作，不增加延迟并使译码运算的伴随式计算乘法运算、求解关键方程系数和钱搜索在不同的时间进行，实现了三个模块之间的乘法器复用，在很大程度上降低了芯片的面积和功耗。 |
| 语种 | 中文 |
| 公开日期 | 2012-09-11 |
| 源URL | [http://58.210.77.100/handle/332007/719]  |
| 专题 | 苏州纳米技术与纳米仿生研究所_系统集成与IC设计部_张耀辉团队 |
| 推荐引用方式 GB/T 7714 | 莫海锋. 面向固态硬盘的面积功耗优化BCH 电路设计[D]. 北京. 中国科学院研究生院. 2012. |
入库方式： OAI收割
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。