CMOS毫米波器件建模和电路研究
文献类型：学位论文
| 作者 | 曾大杰 |
| 学位类别 | 博士 |
| 答辩日期 | 2012-05 |
| 授予单位 | 中国科学院研究生院 |
| 授予地点 | 北京 |
| 导师 | 张耀辉 |
| 关键词 | 毫米波 传输线 放大器 振荡器 注入锁定分频器 |
| 学位专业 | 微电子学与固体电子学 |
| 中文摘要 | 毫米波技术在高速无线通信，雷达和成像上面有非常广阔的应用。随着CMOS工艺的发展，晶体管的fT 和fmax不断增加。现在人们开始利用CMOS工艺来取代原来昂贵的III-V族工艺来设计毫米波电路。但是这会给一些核心电路带来设计上的困难，此外CMOS工艺的复杂性也增加了模型的复杂度。 针对以上问题，本论文做了如下工作： 1. 提出了一种新的传输线模型及其提参方法，该模型能够覆盖目前集成电路所有常见的传输线类型。该模型能够很好的反映一些类型的传输线，如GCPW和GSCPW，单位电容随频率增加的效应。该模型在IBM 90nm工艺和Smic 65nm 工艺下得到了验证。 2. 通过在不同的频率下设计输入匹配和级间匹配，得到了一个3dB带宽从55.7-75GHz的宽带功率放大器。 3. 采用2路电流叠加的方法，来提高功率放大器的输出功率。得到的功率放大器在60GHz的时候，输出11dBm的输出功率。 4. 通过对振荡器的偏置网络进行二阶滤波，以及对于变容管采用粗调和细调相结合的方法来优化振荡器的相位噪声。该振荡器工作在24GHz的时候，偏离中心频率1MHz的相位噪声是−95.7dBc/Hz。 5. 通过把I路信号和Q路信号耦合在一起，增加了正交锁定分频器的相移。相比于没有耦合的情况，锁定范围提高了50%。分频器的锁定范围是从52.7-64.8GHz。 6. 在反馈结构的低噪声放大器，通过反馈网络引入一个极点，该极点跟输入阻抗的零点抵消。采用这种方法输入带宽提高了36%。 |
| 语种 | 中文 |
| 公开日期 | 2012-09-11 |
| 源URL | [http://58.210.77.100/handle/332007/731]  |
| 专题 | 苏州纳米技术与纳米仿生研究所_系统集成与IC设计部_张耀辉团队 |
| 推荐引用方式 GB/T 7714 | 曾大杰. CMOS毫米波器件建模和电路研究[D]. 北京. 中国科学院研究生院. 2012. |
入库方式： OAI收割
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。