High-Speed Programmable Counter Design for PLL Based on A Delay Partitition Technique
文献类型：会议论文
| 作者 | Hui Zhang张辉 ; Jia Zhang张甲 ; Haigang Yang杨海钢 |
| 出版日期 | 2010-03-18 |
| 会议名称 | 2009 IEEE International Symposium On Radio-Frequency Integration Technology, Singapore |
| 会议日期 | 40154 |
| 通讯作者 | Haigang Yang 杨海钢 |
| 会议主办者 | 新加坡 |
| 源URL | [http://ir.ie.ac.cn/handle/80137/1003]  |
| 专题 | 电子学研究所_可编程芯片与系统研究室_可编程芯片与系统研究室_会议论文 |
| 推荐引用方式 GB/T 7714 | Hui Zhang张辉,Jia Zhang张甲,Haigang Yang杨海钢. High-Speed Programmable Counter Design for PLL Based on A Delay Partitition Technique[C]. 见:2009 IEEE International Symposium On Radio-Frequency Integration Technology, Singapore. 40154. |
入库方式： OAI收割
来源：电子学研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。