基于FPGA的新型短波时码产生器的设计与实现
文献类型：学位论文
| 作者 | 郉 燕 |
| 学位类别 | 硕士 |
| 答辩日期 | 2007-06 |
| 授予单位 | 中国科学院研究生院 |
| 导师 | 胡永辉 |
| 关键词 | FPGA BPM时码产生器 QuartusII NiosII |
| 其他题名 | BPM Time Code Generator designed and realizated with FPGA |
| 学位专业 | 天体测量与天体力学 |
| 中文摘要 | 本文主要论述了短波授时原理和方法，介绍了BPM时码产生器的功能，并详细阐述了BPM时码产生器的一种FPGA实现方法。利用无线电发播信号授时已有至少80年的历史，其覆盖范围广、接收和发送设备相对简单、价格相对低廉，目前国内只有中科院国家授时中心使用短波信号授时。现在使用的BPM短波产生器是基于分离元件，其电路复杂、体积大、调试困难，这些问题都直接影响着短波授时系统的应用。为了适应现代电子设计发展的需求，我们提出了采用FPGA技术设计新型BPM短波时码产生器。基于FPGA技术的BPM时码产生器在不改变BPM时号发播的基础上增加短波时码的发播，增强了短波授时的功能。它不仅具有集成度高、体积小、保密性高等优点，同时还使得硬件可象软件一样通过编程来修改。本课题在研究BPM时码产生器的原理、给出一种能够产生时间信息码的BPM短波时码产生器的设计方案的同时，搭建了一个基于QuartusII和NiosII的开发平台――该平台能够实现软硬件的混合编程。该方案提出了一种以FPGA为核心、外围控制电路与D/A转换电路相结合的方法实现BPM时码产生器的设计，重点分析了FPGA内部模块的具体实现过程。文章详细分析了以NiosII为核心的FPGA系统的硬件结构和用于短波授时的BPM短波时码产生器IP核的设计，最后给出了系统的软件框架、测试方法、分析结果以及工作指标。 |
| 语种 | 中文 |
| 公开日期 | 2012-07-13 |
| 页码 | 75 |
| 源URL | [http://210.72.145.45/handle/361003/4393]  |
| 专题 | 国家授时中心_时间用户系统研究室 |
| 推荐引用方式 GB/T 7714 | 郉 燕. 基于FPGA的新型短波时码产生器的设计与实现[D]. 中国科学院研究生院. 2007. |
入库方式： OAI收割
来源：国家授时中心
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。