GPS接收机中采样平均技术的FPGA实现
文献类型：期刊论文
| 作者 | 魏敬法 ; 胡永辉 ; 华宇 |
| 刊名 | 时间频率学报
 |
| 出版日期 | 2004 |
| 期号 | 1页码:16-22 |
| 关键词 | FPGA(现场可编程门阵列) GPS 采样平均 |
| ISSN号 | 1001-1544 |
| 中文摘要 | 提出了一种采样平均的处理方法 ,将每毫秒 50 0 0点的采样信号变成每毫秒 1 0 2 4点 ,并利用现场可编程门阵列 (FPGA—fieldprogrammablegatearray)实现了这种方法。利用Matlab进行的仿真和ISE(insystememulator)综合结果表明这种方法不会影响信噪比 ,而且简化了接收机的相关处理器 ,节省了FPGA资源 ,降低了接收机成本 ,提高了处理速度 ,加快了设计进程 |
| 语种 | 中文 |
| 公开日期 | 2012-07-03 |
| 源URL | [http://210.72.145.45/handle/361003/2771]  |
| 专题 | 国家授时中心_时间用户系统研究室 |
| 推荐引用方式 GB/T 7714 | 魏敬法,胡永辉,华宇. GPS接收机中采样平均技术的FPGA实现[J]. 时间频率学报,2004(1):16-22. |
| APA | 魏敬法,胡永辉,&华宇.(2004).GPS接收机中采样平均技术的FPGA实现.时间频率学报(1),16-22. |
| MLA | 魏敬法,et al."GPS接收机中采样平均技术的FPGA实现".时间频率学报 .1(2004):16-22. |
入库方式： OAI收割
来源：国家授时中心
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。