基于FPGA的数字锁相环设计
文献类型：会议论文
| 作者 | 李小飞 |
| 出版日期 | 2005 |
| 会议名称 | 2005年全国时间频率学术交流会 |
| 会议日期 | 2005 |
| 会议地点 | 中国西安 |
| 关键词 | 数字锁相环 Verilog FPGA 同步|Abstract 本文介绍了数字锁相环的基本工作原理。研究了在数字锁相的基础上实现获取与外标频率同相的编程可变的频率的方法。同时 利用Verilog语言完成了该研究的基于FPGA芯片的设计实现 并对结果进行了仿真。 |
| 页码 | 251-252-253-254-255-256 |
| 中文摘要 | 本文介绍了数字锁相环的基本工作原理。研究了在数字锁相的基础上实现获取与外标频率同相的编程可变的频率的方法。同时,利用Verilog语言完成了该研究的基于FPGA芯片的设计实现,并对结果进行了仿真。 |
| 收录类别 | CNKI |
| 会议主办者 | 中国天文学会 |
| 会议录 | 2005年全国时间频率学术交流会文集
 |
| 语种 | 中文 |
| 源URL | [http://210.72.145.45/handle/361003/5092]  |
| 专题 | 国家授时中心_时间用户系统研究室 |
| 推荐引用方式 GB/T 7714 | 李小飞. 基于FPGA的数字锁相环设计[C]. 见:2005年全国时间频率学术交流会. 中国西安. 2005. |
入库方式： OAI收割
来源：国家授时中心
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。