高精度音频Sigma-Delta A/D转换器的设计
文献类型：学位论文
| 作者 | 褚子乔 |
| 学位类别 | 博士 |
| 答辩日期 | 2008-05-30 |
| 授予单位 | 中国科学院声学研究所 |
| 授予地点 | 声学研究所 |
| 关键词 | Sigma-Delta 模数转换 过采样 开关电容 连续时间 |
| 其他题名 | The Design of High Resolution Audio Sigma-Delta A/D Converter |
| 学位专业 | 信号与信息处理 |
| 中文摘要 | 在当今的电子电路系统中，模数转换器（ADC）作为连接模拟世界与数字信号处理器（DSP）的桥梁，扮演了重要的角色。Sigma-Delta结构的A/D转换器相比其他结构的转换器，更容易以较低的硬件消耗在标准CMOS工艺中实现高精度，因此目前14bit以上的A/D转换器均采用这种结构。 本文首先介绍了Sigma-Delta过采样结构A/D转换器的基本原理，通过对比各种不同系统结构及实现方式的优缺点，针对高保真音响系统的应用前景，完成了2-1-1级联单bit量化的Sigma-Delta A/D转换器的系统设计。整个系统分为模拟调制器和数字抽取滤波器两部分。调制器完成对输入信号的量化并对量化噪声进行整形，将有用信号频带内的低频噪声搬移至高频段。抽取滤波器负责滤除高频噪声并完成信号的降采样。 为了保证系统设计结果可以由实际电路顺利实现，本文深入分析了电路实现过程中会对系统性能产生影响的各种非理想因素，包括调制器的噪声特性、运放电路和比较器电路的各种非理想特性以及时钟抖动、电路非线性等。通过对这些非理想因素进行推导估算，为电路模块的设计实现提出了明确的指标要求，可以确保电路实现满足系统的指标要求。 依照对电路非理想因素的分析推导结果，论文在0.18um工艺下完成了转换器的具体电路实现工作。仿真结果显示，采样时钟为16.4MHz，工作电压3.3V，64倍过采样情况下，系统可以达到102dB动态范围、128kHz的信号带宽。该系统可以满足高保真音响系统的应用要求。 在本文的最后，针对高速高精度的多bit量化结构Sigma-Delta A/D转换器调制器做了研究。面向移动电视领域的应用前景，本文完成了连续时间4bit量化的3阶单环Sigma-Delta调制器的系统级设计和其中主要电路模块环路滤波器的电路实现。仿真结果显示，该调制器输出信噪比为82dB，信号带宽7.8MHz，可以满足多标准移动电视调谐器方向的应用需求。 |
| 英文摘要 | ADCs play an important role as the link between the real analog world and the Digital Signal Processing systems in today’s electronic circuit systems. Compare to other architecture types, Sigma-Delta achieves a high resolution in a low hardware expense easier. Therefore, most A/D converters of a more than 14bits resolution are implemented with Sigma-Delta architecture. The basic theory of Sigma-Delta modulation is introduced first. After a comparison of various Sigma-Delta modulator topologies, to apply in a Hi-Fi Audio system, a 4th-order modulator has been implemented with a 2-1-1 cascaded structure and a 1 bit quantizer. The circuits include two parts, the Sigma-Delta modulator and the decimation filter. The modulator quantizes the input signal and move the low frequency inband quantization noise to high frequency. The decimation filter rejects the high frequency noise and down-samples the signal from modulator. To make sure the system level design can be implemented in real circuits, a thorough analysis on circuit non-ideal feature is presented, including circuit noise characters, non-ideal feature of OTAs and comparators, clock jitters, and circuit nonlinear. The above analysis gives an instruction for the real circuit design. According to the analysis, a whole system is implemented in 0.18um process. Simulation results show it achieves a 102dB DR and a 128KHz signal bandwidth, with a 16.4MHz sampling frequency and 3.3V voltage supply. Research on Continuous-Time multi-bit quantization Sigma-Delta ADCs is presented at last. A 3rd order 4bits Continuous-Time Sigma-Delta modulator is introduced for the Digital TV tuner application. Simulation results show the modulator with a well designed loop filter achieves a 82dB SNR and a 7.8MHz signal bandwidth. It satisfies the multi-standard Digital TV tuner applications. |
| 语种 | 中文 |
| 公开日期 | 2011-05-07 |
| 页码 | 128 |
| 源URL | [http://159.226.59.140/handle/311008/302]  |
| 专题 | 声学研究所_声学所博硕士学位论文_1981-2009博硕士学位论文 |
| 推荐引用方式 GB/T 7714 | 褚子乔. 高精度音频Sigma-Delta A/D转换器的设计[D]. 声学研究所. 中国科学院声学研究所. 2008. |
入库方式： OAI收割
来源：声学研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。