可重构处理器阵列的容错上界
文献类型:期刊论文
作者 | 徐雄 ; 沈宇泽 ; 孙学梅 ; 武继刚 |
刊名 | 武汉大学学报(理学版)
![]() |
出版日期 | 2011 |
卷号 | 57期号:6页码:483-488 |
关键词 | 多处理器阵列 逻辑列 重构算法 容错上界 |
ISSN号 | 1671-8836 |
其他题名 | a new upper bound for reconfigurable multiprocessor array with faults |
中文摘要 | 基于一定约束条件下的多处理器阵列重构问题是一个热点问题,并已被证明具有NP难度.对于可重构处理器阵列容错上界(最大可用处理器阵列的大小)问题的求解,由于其理论上的难解性,多年来未取得突破性的进展.对此本文提出了一种新的求解算法并给予了理论上的论证.该算法通过分析阵列中的删除行与收获的逻辑列之间的关系,阐明了影响逻辑列总数的瓶颈条件.通过使用未损坏处理器(在逻辑上)替换损坏的处理器,突破限制逻辑列增长的瓶颈,逐步增加逻辑列数,最终计算出问题的新上界.仿真实验表明,与同类最新算法相比,在规模为128×128的处理器阵列上、处理器错误率在10%的情况下,原上界被降低了8.68%.最佳情况下的改进高达20%. |
收录类别 | CNKI ; WANFANG |
资助信息 | 国家自然基金资助项目(60970016) |
语种 | 中文 |
公开日期 | 2013-10-08 |
源URL | [http://ir.iscas.ac.cn/handle/311060/16025] ![]() |
专题 | 软件研究所_软件所图书馆_期刊论文 |
推荐引用方式 GB/T 7714 | 徐雄,沈宇泽,孙学梅,等. 可重构处理器阵列的容错上界[J]. 武汉大学学报(理学版),2011,57(6):483-488. |
APA | 徐雄,沈宇泽,孙学梅,&武继刚.(2011).可重构处理器阵列的容错上界.武汉大学学报(理学版),57(6),483-488. |
MLA | 徐雄,et al."可重构处理器阵列的容错上界".武汉大学学报(理学版) 57.6(2011):483-488. |
入库方式: OAI收割
来源:软件研究所
浏览0
下载0
收藏0
其他版本
除非特别说明,本系统中所有内容都受版权保护,并保留所有权利。