利用Allegro实现嵌入式系统高速电路设计
文献类型：期刊论文
| 作者 | 张艺凡1; 张艺夕2; 李琪1 |
| 刊名 | 微计算机信息
 |
| 出版日期 | 2006 |
| 期号 | 11页码:101-103+16 |
| 关键词 | 嵌入式系统 Allegro 等长 差分对 阻抗控制 |
| ISSN号 | 1008-0570 |
| 英文摘要 | 本文首先简述了高性能ARM9微处理器EP9315集成的外设接口及硬件结构框架,提出了当前高速电路设计中的问题;然后,详细介绍了利用Allegro实现嵌入式系统中SDRAM和IDE总线接口的电路设计;最后以CirrusLogic公司的CS8952为例,阐述了物理层接口芯片的布线准则及其在Allegro中的实现。 |
| 语种 | 中文 |
| 源URL | [http://119.78.100.198/handle/2S6PX9GI/13363]  |
| 专题 | 岩土力学所知识全产出_期刊论文 |
| 作者单位 | 1.中国科学院武汉岩土力学所 2.华中科技大学电信系 |
| 推荐引用方式 GB/T 7714 | 张艺凡,张艺夕,李琪. 利用Allegro实现嵌入式系统高速电路设计[J]. 微计算机信息,2006(11):101-103+16. |
| APA | 张艺凡,张艺夕,&李琪.(2006).利用Allegro实现嵌入式系统高速电路设计.微计算机信息(11),101-103+16. |
| MLA | 张艺凡,et al."利用Allegro实现嵌入式系统高速电路设计".微计算机信息 .11(2006):101-103+16. |
入库方式： OAI收割
来源：武汉岩土力学研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。