应用于片上系统中低功耗IP核设计的自适应门控时钟技术
文献类型：期刊论文
| 作者 | 韩银和; 张明明; 常晓涛; 张志敏 |
| 刊名 | 计算机学报
 |
| 出版日期 | 2007 |
| 期号 | 第5期页码:823—830 |
| 关键词 | 门控时钟 Ip核 片上系统 低功耗设计 |
| 英文摘要 | 门控时钟技术一直以来是降低芯片动态功耗的有效方法.文章结合片上系统(SoC)的结构特性和设计特点，分析已有的各种门控时钟技术的优缺点，指出这些缺点是SoC设计中的严重障碍，随后抽象出IP核工作模型，提出了仅用非常简单的逻辑就可以方便应用于IP核的自适应门控时钟技术.这种技术在不影响性能的前提下，可以根据IP核的应用状况自动开关时钟，不但可以降低动态功耗，还可以结合门控电源技术降低漏电功耗.对一款真实SoC中浮点IP核的改造实验表明，在不降低性能的前提下，可以平均降低62.2%的动态功耗，同时理论上平均降低70.9%的漏电功耗. |
| 语种 | 中文 |
| 公开日期 | 2010-10-20 |
| 源URL | [http://ictir.ict.ac.cn/handle/311040/755]  |
| 专题 | 中国科学院计算技术研究所期刊论文_2007年中文 |
| 推荐引用方式 GB/T 7714 | 韩银和,张明明,常晓涛,等. 应用于片上系统中低功耗IP核设计的自适应门控时钟技术[J]. 计算机学报,2007(第5期):823—830. |
| APA | 韩银和,张明明,常晓涛,&张志敏.(2007).应用于片上系统中低功耗IP核设计的自适应门控时钟技术.计算机学报(第5期),823—830. |
| MLA | 韩银和,et al."应用于片上系统中低功耗IP核设计的自适应门控时钟技术".计算机学报 .第5期(2007):823—830. |
入库方式： OAI收割
来源：计算技术研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。