嵌入式处理器TLB设计方法研究
文献类型：期刊论文
| 作者 | 黄海林; 范东睿; 唐志敏 |
| 刊名 | 计算机学报
 |
| 出版日期 | 2006 |
| 期号 | 第1期页码:73—80 |
| 关键词 | Tlb 低功耗 龙芯 Ram 延迟 面积 |
| 英文摘要 | 以处理器的TLB(Translation Look-aside Buffer)部件为研究对象，探讨嵌入式处理器TLB部件的高能效设计方法.用龙芯1号这款有代表性的真实处理器为设计模型，通过对功耗、面积、关键路径和性能等多方面的试验分析，提出了新颖的TLB低功耗设计方法.在经过改进后的TLB设计中，TLB部件的RAM部分的面积减少了50%，功耗降低了927%，整个TLB部件的面积减少了237%，功耗降低了285%，而电路延迟几乎没有增加，处理器的性能也没有受到影响.这充分说明改进方案是非常实用而有效的. |
| 语种 | 中文 |
| 公开日期 | 2010-10-22 |
| 源URL | [http://ictir.ict.ac.cn/handle/311040/771]  |
| 专题 | 中国科学院计算技术研究所期刊论文_2006年中文 |
| 推荐引用方式 GB/T 7714 | 黄海林,范东睿,唐志敏. 嵌入式处理器TLB设计方法研究[J]. 计算机学报,2006(第1期):73—80. |
| APA | 黄海林,范东睿,&唐志敏.(2006).嵌入式处理器TLB设计方法研究.计算机学报(第1期),73—80. |
| MLA | 黄海林,et al."嵌入式处理器TLB设计方法研究".计算机学报 .第1期(2006):73—80. |
入库方式： OAI收割
来源：计算技术研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。