RTL和门级结合的处理器时延测试产生方法
文献类型：期刊论文
| 作者 | 李晓维; 方红霞; 李华伟 |
| 刊名 | 计算机辅助设计与图形学学报
 |
| 出版日期 | 2006 |
| 卷号 | 18期号:1 |
| 关键词 | 时延测试 指令集 处理器 数据通路 |
| 英文摘要 | 针对处理器的数据通路中的通路时延故障,提出一种基于指令集的处理器时延测试产生方法.对于每条指令提取出状态矩阵,并基于状态矩阵将通路分为功能不可测(FUPs)和潜在功能可测的(PFTPs).对PFTPs记录潜在测试指令(序列)组合,提取控制和数据约束,在门级进行有约束的非强健时延测试产生.最后的测试指令由控制指令(序列)+潜在测试指令(序列)+观测指令(序列)构成. |
| 语种 | 中文 |
| 公开日期 | 2010-11-23 |
| 源URL | [http://ictir.ict.ac.cn/handle/311040/918]  |
| 专题 | 中国科学院计算技术研究所期刊论文_2006年中文 |
| 推荐引用方式 GB/T 7714 | 李晓维,方红霞,李华伟. RTL和门级结合的处理器时延测试产生方法[J]. 计算机辅助设计与图形学学报,2006,18(1). |
| APA | 李晓维,方红霞,&李华伟.(2006).RTL和门级结合的处理器时延测试产生方法.计算机辅助设计与图形学学报,18(1). |
| MLA | 李晓维,et al."RTL和门级结合的处理器时延测试产生方法".计算机辅助设计与图形学学报 18.1(2006). |
入库方式： OAI收割
来源：计算技术研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。