VLSI晶体管级时延模拟方法
文献类型：期刊论文
| 作者 | 骆祖莹; 钟燕清 |
| 刊名 | 计算机辅助设计与图形学学报
 |
| 出版日期 | 2006 |
| 卷号 | 18期号:12 |
| 关键词 | Vlsi 纳米工艺 晶体管级 静态时延分析 |
| 英文摘要 | 提出了一种新的晶体管级时延模拟方法,为了保证模拟的精度,综合考虑了存在于短沟道晶体管中的短路电流、输入/输出耦合电容和载流子速度饱和等效应对MOSFET晶体管沟道电流的影响,针对经典的ALPHA沟道电流分析模型(Alpha-Power-Law)进行了改良,以达到精确计算沟道电流的目的.该方法通过改良的节点分析方程(MNA)计算逻辑门的输出波形,以获得逻辑门的时间延迟和跳变时间.所开发的晶体管级时延模拟器性能优越,当逻辑门中某一晶体管的一个参数(如沟道长度、宽度或阈值电压VT0)改变后,模拟器可以快速地计算出新的逻辑门输出波形.基于BSIM370nm工艺模型,采用HSPICE软件的模拟结果来验证该方法的效率与精确性.实验结果表明:该方法模拟效率高,模拟一个逻辑门平均仅需1.0ms;模拟精度高,在所有测试电路时延模拟结果中,最大误差仅为5.04%,平均误差为2.68%. |
| 语种 | 中文 |
| 公开日期 | 2010-11-23 |
| 源URL | [http://ictir.ict.ac.cn/handle/311040/919]  |
| 专题 | 中国科学院计算技术研究所期刊论文_2006年中文 |
| 推荐引用方式 GB/T 7714 | 骆祖莹,钟燕清. VLSI晶体管级时延模拟方法[J]. 计算机辅助设计与图形学学报,2006,18(12). |
| APA | 骆祖莹,&钟燕清.(2006).VLSI晶体管级时延模拟方法.计算机辅助设计与图形学学报,18(12). |
| MLA | 骆祖莹,et al."VLSI晶体管级时延模拟方法".计算机辅助设计与图形学学报 18.12(2006). |
入库方式： OAI收割
来源：计算技术研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。