SoC设计中的扫描测试技术
文献类型：期刊论文
| 作者 | 张伸; 李晓维; 张志敏; 徐勇军 |
| 刊名 | 计算机辅助设计与图形学学报
 |
| 出版日期 | 2005 |
| 卷号 | 17期号:12 |
| 关键词 | Soc 可测试性设计 扫描设计 层次化设计方法 |
| 英文摘要 | 针对SoC的基于IP设计、多时钟域、多用异步逻辑、时钟门控、系统集成等特点,给出了一种层次化的扫描测试结构,并将该方法成功应用于一款具有数百万门级的SoC设计中.实验结果表明,该方法不但可以极大程度地提高芯片的可测试性,保证其测试覆盖率,也节约了产品开发时间和开发成本. |
| 语种 | 中文 |
| 公开日期 | 2010-11-23 |
| 源URL | [http://ictir.ict.ac.cn/handle/311040/926]  |
| 专题 | 中国科学院计算技术研究所期刊论文_2005年中文 |
| 推荐引用方式 GB/T 7714 | 张伸,李晓维,张志敏,等. SoC设计中的扫描测试技术[J]. 计算机辅助设计与图形学学报,2005,17(12). |
| APA | 张伸,李晓维,张志敏,&徐勇军.(2005).SoC设计中的扫描测试技术.计算机辅助设计与图形学学报,17(12). |
| MLA | 张伸,et al."SoC设计中的扫描测试技术".计算机辅助设计与图形学学报 17.12(2005). |
入库方式： OAI收割
来源：计算技术研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。