处理器容错技术的相关研究
文献类型：期刊论文
| 作者 | 张仕健 |
| 刊名 | 信息技术快报
 |
| 出版日期 | 2007-11-16 |
| 卷号 | 5期号:6页码:25 |
| 关键词 | 瞬态故障 容错 时间冗余 微处理器结构 |
| 英文摘要 | 随着集成电路制造工艺的持续进步，处理器计算的可信性面临着瞬态故障的严重威胁。本文将处理器的容错技术分为针对存储单元的容错技术和针对流水线逻辑的容错技术，从不同的层次介绍和分析有代表性的最新的研究成果，在此基础上归纳、总结出当前研究重点解决的几个问题并展望了容错技术未来的发展趋势。 |
| 学科主题 | 计算机系统结构 |
| 语种 | 中文 |
| 公开日期 | 2010-01-13 |
| 源URL | [http://ictir.ict.ac.cn/handle/311040/94]  |
| 专题 | 信息技术快报_2007 |
| 推荐引用方式 GB/T 7714 | 张仕健. 处理器容错技术的相关研究[J]. 信息技术快报,2007,5(6):25. |
| APA | 张仕健.(2007).处理器容错技术的相关研究.信息技术快报,5(6),25. |
| MLA | 张仕健."处理器容错技术的相关研究".信息技术快报 5.6(2007):25. |
入库方式： OAI收割
来源：计算技术研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。