高速数据包处理硬件加速技术
文献类型：期刊论文
| 作者 | 罗腊咏; 谢高岗; 谢应科 |
| 刊名 | 信息技术快报
 |
| 出版日期 | 2010-11-16 |
| 卷号 | 8期号:6页码:33 |
| 关键词 | 数据采集 负载均衡 时钟同步 包分类 流量控制 |
| 英文摘要 | 链路带宽的剧增给高速网络数据包处理带来了极大的挑战。传统的纯软件网络数据包处理在性能上已不能满足需要。当前网络处理器、多核芯片等针对高性能网络数据包处理提供了硬件加速技术，对多数网络应用提供了高性能实现方法。 在对数据处理时延、吞吐量、丢包率等性能指标有更高要求的应用场合，还需要专用的加速硬件。本文针对基于深度报文检测（DPI）的高性能流量分析和控制应用需求，介绍基于现场可编程逻辑门阵列（FPGA）的通用高速网络数据包处理硬件加速架构。该架构对数据采集通路进行硬件加速，实现了高速链路数据报文的线速采集，通过专用硬件进行数据包转发和流量控制，针对后端多核服务器的并行处理进行优化，实现了控制和分析平面的高性能处理。本文介绍该架构在流量采集、高精度时钟同步、高速包分类和流量控制等方面的硬件加速方法。测试结果表明，这些加速方法充分卸载了服务器的处理负荷，能有效地提高应用系统的性能。 |
| 语种 | 中文 |
| 公开日期 | 2011-03-08 |
| 源URL | [http://ictir.ict.ac.cn/handle/311040/985]  |
| 专题 | 信息技术快报_2010 |
| 推荐引用方式 GB/T 7714 | 罗腊咏,谢高岗,谢应科. 高速数据包处理硬件加速技术[J]. 信息技术快报,2010,8(6):33. |
| APA | 罗腊咏,谢高岗,&谢应科.(2010).高速数据包处理硬件加速技术.信息技术快报,8(6),33. |
| MLA | 罗腊咏,et al."高速数据包处理硬件加速技术".信息技术快报 8.6(2010):33. |
入库方式： OAI收割
来源：计算技术研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。