异步Viterbi解码器同步接口的设计
文献类型：期刊论文
| 作者 | 仇玉林; 黑勇 |
| 刊名 | 固体电子学研究与进展
 |
| 出版日期 | 2003 |
| 卷号 | 23期号:4页码:5，459-463 |
| 关键词 | 异步viterbi解码器 同步接口 设计 Fifo 异步逻辑电路 连接原理 同步逻辑电路 |
| ISSN号 | 1000-3819 |
| 英文摘要 | 提出了一种利用异步FIFO(First In First Out)连接异步逻辑电路与同步逻辑电路的方法．并设计实现了相应的异步FIF0电路，作为连接异步viterbi解码器和其他同步逻辑电路的同步接口。对异步FIFO的级数与异步viterbi解码器内部的时序关系进行了分析。用逻辑仿真的动态时序分析表明，当同步电路时钟的周期大于130ns时．具有同步接口的异步viterbi解码器可以与同步电路正常协同工作。具有简单接口电路的异步解码器,既能发挥异步电路功率效率高的优点,而且能嵌入同步电路系统。 |
| 语种 | 中文 |
| 公开日期 | 2010-05-25 |
| 源URL | [http://10.10.10.126/handle/311049/880]  |
| 专题 | 微电子研究所_回溯数据库（1992-2008年） |
| 推荐引用方式 GB/T 7714 | 仇玉林,黑勇. 异步Viterbi解码器同步接口的设计[J]. 固体电子学研究与进展,2003,23(4):5，459-463. |
| APA | 仇玉林,&黑勇.(2003).异步Viterbi解码器同步接口的设计.固体电子学研究与进展,23(4),5，459-463. |
| MLA | 仇玉林,et al."异步Viterbi解码器同步接口的设计".固体电子学研究与进展 23.4(2003):5，459-463. |
入库方式： OAI收割
来源：微电子研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。