高频锁相环的可测性设计
文献类型：期刊论文
| 作者 | 陈晓东; 周红 |
| 刊名 | 微电子学与计算机
 |
| 出版日期 | 2005 |
| 卷号 | 22期号:8页码:4，51-54 |
| 关键词 | 可测性设计 边界扫描 高频 锁相环 |
| ISSN号 | 1000-7180 |
| 英文摘要 | 文章针对一款应用于大规模数字集成电路的CMOS高频锁相环进行了可测性设计，详细讨论了最高输出频率、输出频率范围和锁定时间等参数的测试。分别给出了边界扫描测试和分频器测试两种测试方案．并对两种方案进行了比较，指出了各自的适用范围。对于选用的边界扫描方法，给出了详尽的测试电路图．并进行了电路仿真．仿真结果表明该方法有效可行。 |
| 语种 | 中文 |
| 公开日期 | 2010-05-26 |
| 源URL | [http://10.10.10.126/handle/311049/1156]  |
| 专题 | 微电子研究所_回溯数据库（1992-2008年） |
| 推荐引用方式 GB/T 7714 | 陈晓东,周红. 高频锁相环的可测性设计[J]. 微电子学与计算机,2005,22(8):4，51-54. |
| APA | 陈晓东,&周红.(2005).高频锁相环的可测性设计.微电子学与计算机,22(8),4，51-54. |
| MLA | 陈晓东,et al."高频锁相环的可测性设计".微电子学与计算机 22.8(2005):4，51-54. |
入库方式： OAI收割
来源：微电子研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。