一种0．18μm特大规模芯片快速收敛的设计方法
文献类型：期刊论文
| 作者 | 霍津哲; 蒋见花 ; 周玉梅
|
| 刊名 | 微电子学
 |
| 出版日期 | 2005 |
| 卷号 | 35期号:3页码:4，283-285,289 |
| 关键词 | 深亚微米 特大规模集成电路 线延时 时序收敛 |
| ISSN号 | 1004-3365 |
| 英文摘要 | 在0．18μm下，时序收敛的关键是互连线延时问题。文章介绍了一种时序快速收敛的RTL到GDSII的设计方法，该方法有效地消除了逻辑综合和物理设计之间的迭代。采用一个450万门超大规模DSP芯片设计验证了该方法。实例设计结果表明，这种新的方法不但有效地解决了互连线时延的问题，而且缩短了芯片的设计周期。 |
| 语种 | 中文 |
| 公开日期 | 2010-05-26 |
| 源URL | [http://10.10.10.126/handle/311049/1184]  |
| 专题 | 微电子研究所_回溯数据库（1992-2008年） |
| 作者单位 | 中国科学院微电子研究所 |
| 推荐引用方式 GB/T 7714 | 霍津哲,蒋见花,周玉梅. 一种0．18μm特大规模芯片快速收敛的设计方法[J]. 微电子学,2005,35(3):4，283-285,289. |
| APA | 霍津哲,蒋见花,&周玉梅.(2005).一种0．18μm特大规模芯片快速收敛的设计方法.微电子学,35(3),4，283-285,289. |
| MLA | 霍津哲,et al."一种0．18μm特大规模芯片快速收敛的设计方法".微电子学 35.3(2005):4，283-285,289. |
入库方式： OAI收割
来源：微电子研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。