一种适用于通信系统的异步加-选择-比较器
文献类型：期刊论文
| 作者 | 吕铁良; 赵冰; 仇玉林; 黑勇 |
| 刊名 | 半导体学报
 |
| 出版日期 | 2005 |
| 卷号 | 26期号:5页码:7，886-892 |
| 关键词 | 异步集成电路 Viterbi解码器 加法器-比较器-选择器 响应时间 |
| ISSN号 | 0253-4177 |
| 英文摘要 | 介绍了一种适用于Viterbi解码器的异步ACS(加法器-比较器-选择器)的设计．它采用异步握手信号取代了同步电路中的整体时钟．给出了一种异步实现结构的异步加法单元、异步比较单元和异步选择单元电路．采用全定制设计方法设计了一个异步4-bit ACS，并通过0．6μm CMOS工艺进行投片验证．经过测试，芯片在工作电压5V，工作频率20MHz时的功耗为75．5mW．由于采用异步控制，芯片在“睡眠”状态待机时不消耗动态功耗．芯片的平均响应时间为19．18ns，仅为最差响应时间23．37ns的82％．通过与相同工艺下的同步4-bit ACS在功耗和性能方面仿真结果的比较，可见异步ACS较同步ACS具有优势． |
| 语种 | 中文 |
| 公开日期 | 2010-05-26 |
| 源URL | [http://10.10.10.126/handle/311049/1200]  |
| 专题 | 微电子研究所_回溯数据库（1992-2008年） |
| 推荐引用方式 GB/T 7714 | 吕铁良,赵冰,仇玉林,等. 一种适用于通信系统的异步加-选择-比较器[J]. 半导体学报,2005,26(5):7，886-892. |
| APA | 吕铁良,赵冰,仇玉林,&黑勇.(2005).一种适用于通信系统的异步加-选择-比较器.半导体学报,26(5),7，886-892. |
| MLA | 吕铁良,et al."一种适用于通信系统的异步加-选择-比较器".半导体学报 26.5(2005):7，886-892. |
入库方式： OAI收割
来源：微电子研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。