新型的DSP处理器高速低功耗多功能乘累加单元
文献类型：期刊论文
| 作者 | 高健; 陈杰 |
| 刊名 | 电子器件
 |
| 出版日期 | 2006 |
| 卷号 | 29期号:1页码:48-52,57 |
| 关键词 | 乘累加单元 异步流水线 部分积字校正 三维压缩法 |
| ISSN号 | 1005-9490 |
| 产权排序 | 1 |
| 英文摘要 | 介绍了一种采用新型结构的应用于DSP处理器的多功能高速低功耗乘累加单元（MAC）。该设计采用了异步互锁流水线技术，极大的降低了功耗。在整个设计的关键路径即部分积产生和生成部分采用的互补部分积字校正（CPPWC）和三维压缩法（TDM）很好的优化了设计，提高了速度。嵌入该乘累加单元的DSP处理器采用SMIC 0．18CMOS工艺进行了流片。经测试，该设计优于采用传统结构的同类设计，其时延为3．34ns，功耗为13．9247mw。 |
| 公开日期 | 2010-05-26 |
| 源URL | [http://10.10.10.126/handle/311049/1442]  |
| 专题 | 微电子研究所_回溯数据库（1992-2008年） |
| 推荐引用方式 GB/T 7714 | 高健,陈杰. 新型的DSP处理器高速低功耗多功能乘累加单元[J]. 电子器件,2006,29(1):48-52,57. |
| APA | 高健,&陈杰.(2006).新型的DSP处理器高速低功耗多功能乘累加单元.电子器件,29(1),48-52,57. |
| MLA | 高健,et al."新型的DSP处理器高速低功耗多功能乘累加单元".电子器件 29.1(2006):48-52,57. |
入库方式： OAI收割
来源：微电子研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。