一种全差分增益提升运放的设计与建立特性优化
文献类型：期刊论文
| 作者 | 苏立; 仇玉林 |
| 刊名 | 电子器件
 |
| 出版日期 | 2006 |
| 卷号 | 29期号:1页码:162-165 |
| 关键词 | 全差分 增益提升运放 建立特性优化 |
| ISSN号 | 1005-9490 |
| 产权排序 | 1 |
| 英文摘要 | 在2．5V电源电压下采用中芯国际（SMIC）0．25μm混合信号CMOS工艺设计了一个单级全差分运算放大器。所设计的运放采用了增益提升技术，其主运放为一个带有开关电容共模反馈的全差分折叠一共源共栅运放。两个带有连续时间共模反馈的全差分折叠一共源共栅运放作为辅运放用来提升主运放的开环增益。此外，本文还提出了一种可用于增益提升运放高速设计的基于仿真的优化方法。仿真结果表明，所设计运放的直流增益可达102dB，单位增益频率为822MHz，通过高速优化，其达到0．1％精度的建立时间为4ns。 |
| 公开日期 | 2010-05-26 |
| 源URL | [http://10.10.10.126/handle/311049/1444]  |
| 专题 | 微电子研究所_回溯数据库（1992-2008年） |
| 推荐引用方式 GB/T 7714 | 苏立,仇玉林. 一种全差分增益提升运放的设计与建立特性优化[J]. 电子器件,2006,29(1):162-165. |
| APA | 苏立,&仇玉林.(2006).一种全差分增益提升运放的设计与建立特性优化.电子器件,29(1),162-165. |
| MLA | 苏立,et al."一种全差分增益提升运放的设计与建立特性优化".电子器件 29.1(2006):162-165. |
入库方式： OAI收割
来源：微电子研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。