一种高速Viterbi译码器的设计与实现
文献类型：期刊论文
| 作者 | 乔树山; 仇玉林; 李刚; 黑勇 |
| 刊名 | 电子器件
 |
| 出版日期 | 2007 |
| 期号 | 5 |
| 关键词 | Viterbi译码器 高速设计 Fpga Awgn |
| ISSN号 | 1005-9490 |
| 产权排序 | 1 |
| 英文摘要 | Viterbi算法是卷积码的最优译码算法.设计并实现了一种高速(3,1,7)Viterbi译码器,该译码器由分支度量单元(BMU)、加比选单元(ACSU)、幸存路径存储单元(SMU)、控制单元(CU)组成.在StratixⅡ FPGA上实现、验证了该Viterbi译码器.验证结果表明,该译码器数据吞吐率达到231Mbit/s,在加性高斯白噪声(AWGN)信道下的误码率十分接近理论仿真值.与同类型Viterbi译码器比较,该译码器具有高速、硬件实现代价低的特点. |
| 语种 | 中文 |
| 公开日期 | 2010-05-26 |
| 源URL | [http://10.10.10.126/handle/311049/1502]  |
| 专题 | 微电子研究所_回溯数据库（1992-2008年） |
| 推荐引用方式 GB/T 7714 | 乔树山,仇玉林,李刚,等. 一种高速Viterbi译码器的设计与实现[J]. 电子器件,2007(5). |
| APA | 乔树山,仇玉林,李刚,&黑勇.(2007).一种高速Viterbi译码器的设计与实现.电子器件(5). |
| MLA | 乔树山,et al."一种高速Viterbi译码器的设计与实现".电子器件 .5(2007). |
入库方式： OAI收割
来源：微电子研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。