一种适用于低功耗超长指令字DSP处理器的硬件循环缓冲设计
文献类型:期刊论文
作者 | 刘建; 苏叶华; 陈杰 |
刊名 | 电 子 器 件
![]() |
出版日期 | 2007 |
期号 | 5 |
关键词 | 超大规模集成电路 硬件循环 零开销 数字信号处理器 指令缓冲器 超长指令字 |
ISSN号 | 1005-9490 |
产权排序 | 1 |
英文摘要 | 提出了用于VLI WDSP处理器的硬件循环缓冲器的设计.该DSP处理器在结构上利用了在信号处理程序中循环经常出现这一特点,专门设计了硬件循环处理模块用来消除因循环跳转造成的流水线等待,以达到循环的零开销处理从而提高DSP的性能.设计过程中为了减小硬件开销,对循环的长度特点进行了分析,把循环分类两类并用不同的方法处理.结果表明循环跳转的处理是在独立模块中操作,没有造成流水线的等待提高了性能,该硬件循环的面积是3 .8 k逻辑门. |
语种 | 英语 |
公开日期 | 2010-05-26 |
源URL | [http://10.10.10.126/handle/311049/1586] ![]() |
专题 | 微电子研究所_回溯数据库(1992-2008年) |
推荐引用方式 GB/T 7714 | 刘建,苏叶华,陈杰. 一种适用于低功耗超长指令字DSP处理器的硬件循环缓冲设计[J]. 电 子 器 件,2007(5). |
APA | 刘建,苏叶华,&陈杰.(2007).一种适用于低功耗超长指令字DSP处理器的硬件循环缓冲设计.电 子 器 件(5). |
MLA | 刘建,et al."一种适用于低功耗超长指令字DSP处理器的硬件循环缓冲设计".电 子 器 件 .5(2007). |
入库方式: OAI收割
来源:微电子研究所
浏览0
下载0
收藏0
其他版本
除非特别说明,本系统中所有内容都受版权保护,并保留所有权利。