一种高效的指令缓存单元架构及其性能分析
文献类型：期刊论文
| 作者 | Sheraz Anjum; 陈杰 |
| 刊名 | 电 子 器 件
 |
| 出版日期 | 2007 |
| 期号 | 5 |
| 关键词 | 指令缓存单元(Icu 超长指令字（vliw） 数字信号处理器（dsp） 性能分析 最近未使用（lru） 算法比较逻辑 |
| ISSN号 | 1005-9490 |
| 产权排序 | 1 |
| 英文摘要 | 为了提高高速DSP或通用处理器的程序执行速度,描述了一种指令缓存单元的有效架构,特别是实现细节和性能分析.因所提出的指令缓存单元是为一种高性能VLIW结构的DSP核而设计,使用了并行的标签比较逻辑和寄存器堆的结构,芯片面积、关键路径延迟、功耗都大大减小.该指令缓存单元使用高层次的RTL(使用Verilog)编码,并由Synopsys的Design Compiler综合,使用不同的StarCoreTM基准程序测试比较,并进行性能分析.比较结果表明,所提出的结构是有效的,适合用于任何高速的处理器核. |
| 语种 | 英语 |
| 公开日期 | 2010-05-26 |
| 源URL | [http://10.10.10.126/handle/311049/1588]  |
| 专题 | 微电子研究所_回溯数据库（1992-2008年） |
| 推荐引用方式 GB/T 7714 | Sheraz Anjum,陈杰. 一种高效的指令缓存单元架构及其性能分析[J]. 电 子 器 件,2007(5). |
| APA | Sheraz Anjum,&陈杰.(2007).一种高效的指令缓存单元架构及其性能分析.电 子 器 件(5). |
| MLA | Sheraz Anjum,et al."一种高效的指令缓存单元架构及其性能分析".电 子 器 件 .5(2007). |
入库方式： OAI收割
来源：微电子研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。