10 bit 80 Msample/s流水线ADC的电路级设计
文献类型：期刊论文
| 作者 | 仇玉林; 郑晓燕 |
| 刊名 | 电子器件
 |
| 出版日期 | 2007 |
| 期号 | 5 |
| 关键词 | 模数转换器 流水线 栅压自举开关 增益提升运放 |
| ISSN号 | 1005-9490 |
| 产权排序 | 1 |
| 英文摘要 | 实现了0.18μmCMOS模拟工艺、1.8V电源电压下10位分辨率、80MHz采样率的流水线ADC的电路级设计,采用栅压自举的采样开关和增益提升运放保证ADC的精度;采用复位结构的SHC和MDAC消除运放失调电压的影响;采用动态比较器并优化每级电容以降低功耗.当输入信号幅度为1Vpp时,ADC在整个量化范围内无失码,当输入信号频率为39MHz时,可获得71.6dB的无失真动态范围和60.56dB的信噪失真比. |
| 语种 | 中文 |
| 公开日期 | 2010-05-26 |
| 源URL | [http://10.10.10.126/handle/311049/1710]  |
| 专题 | 微电子研究所_回溯数据库（1992-2008年） |
| 推荐引用方式 GB/T 7714 | 仇玉林,郑晓燕. 10 bit 80 Msample/s流水线ADC的电路级设计[J]. 电子器件,2007(5). |
| APA | 仇玉林,&郑晓燕.(2007).10 bit 80 Msample/s流水线ADC的电路级设计.电子器件(5). |
| MLA | 仇玉林,et al."10 bit 80 Msample/s流水线ADC的电路级设计".电子器件 .5(2007). |
入库方式： OAI收割
来源：微电子研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。