首先对用于CMOS低中频GPS接收机的模数转换器（ADC）进行了设计考虑。由ADC引入的信噪比降低与四个因素有关：中频带宽，采样率，ADC的比特数及ADC的最大阈值与噪声均方根比值。在设计考虑的基础上，采用TSMC0.25μm CMOS单层多晶硅五层金属工艺实现了一个4bit 16.368MHz闪烁型模数转换器，并将重点放在了前置放大器和提出的新的比较器的设计和优化上。在时钟采样率16.368MHz和输入信号频率4.092MHz的条件下，转换器测试得到的信噪失真比为24.7dB，无杂散动态范围为32.1dB，积分非线性为＋0.31/-0.46LSB，差分非线性为＋0.66/-0.46LSB，功耗为3.5mW。ADC占用芯片面积0.07mm^2。