高速除法器设计及ASIC实现
文献类型：期刊论文
| 作者 | 黄秀荪; 叶青; 仇玉林 |
| 刊名 | 微电子学与计算机
 |
| 出版日期 | 2008 |
| 卷号 | 25期号:2页码:133-135 |
| 关键词 | 除法 专用集成电 基-16 |
| ISSN号 | 1000-7180 |
| 英文摘要 | 为提高除法计算的速度，提出了新的基-16算法的高速除法器算法，并以专用集成电路设计方法实现。与MIPS处理器中使用的除法器相比，电路最大延迟减少了27％，计算所需时钟周期数减少了68％，速度性能改善了77％左右。给出了电路的其他性能指标。该电路适用于对运算速度要求非常高的场合。 |
| 语种 | 中文 |
| 公开日期 | 2010-05-27 |
| 源URL | [http://10.10.10.126/handle/311049/2084]  |
| 专题 | 微电子研究所_回溯数据库（1992-2008年） |
| 推荐引用方式 GB/T 7714 | 黄秀荪,叶青,仇玉林. 高速除法器设计及ASIC实现[J]. 微电子学与计算机,2008,25(2):133-135. |
| APA | 黄秀荪,叶青,&仇玉林.(2008).高速除法器设计及ASIC实现.微电子学与计算机,25(2),133-135. |
| MLA | 黄秀荪,et al."高速除法器设计及ASIC实现".微电子学与计算机 25.2(2008):133-135. |
入库方式： OAI收割
来源：微电子研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。