本发明公开了一种提高集成电路芯片抗静电能力的封装方法，该 方法包括：在封装管壳上制作一电源线环路和一地线环路；在电源线 环路与地线环路之间连接一或多个电容和一电阻；将集成电路芯片的 一个或多个与芯片内部电源线相连的地方引线到电源线环路上；将集 成电路芯片的一个或多个与芯片内部地线相连的地方引线到地线环路 上。利用本发明，使一些集成电路内部自身静电放电ESD防护能力较 差的芯片，在封装后可以达到良好的ESD防护能力。