常系数FIR中的CSD串并乘法器设计
文献类型：期刊论文
| 作者 | 宋秀兰; 李晓江 |
| 刊名 | 电子器件
 |
| 出版日期 | 2009 |
| 卷号 | 32期号:4页码:4，797-800 |
| 关键词 | 数字信号处理 标准符号数位码 串并乘法器 常系数fir |
| ISSN号 | 1005-9490 |
| 其他题名 | Design CSD Serial-Parallel Multiplier for Constant Coefficients FIR Filter |
| 英文摘要 | 介绍了二进制数的Canonic Signed Digit（CSD）表示的特点,0位值比其他表示方法都要多。应用这一点在常系数的乘法器中,可以化简电路。阐述了CSD串并乘法器的具体化简过程,并应用这一技术于IS95-WCDMA中的脉冲整形23阶常系数FIR的设计中,面积缩小达42%。结果表明：CSD的化简效果是明显的。[著者文摘] |
| 语种 | 中文 |
| 公开日期 | 2010-06-01 |
| 源URL | [http://10.10.10.126/handle/311049/2304]  |
| 专题 | 微电子研究所_杭州中科微电子 |
| 推荐引用方式 GB/T 7714 | 宋秀兰,李晓江. 常系数FIR中的CSD串并乘法器设计[J]. 电子器件,2009,32(4):4，797-800. |
| APA | 宋秀兰,&李晓江.(2009).常系数FIR中的CSD串并乘法器设计.电子器件,32(4),4，797-800. |
| MLA | 宋秀兰,et al."常系数FIR中的CSD串并乘法器设计".电子器件 32.4(2009):4，797-800. |
入库方式： OAI收割
来源：微电子研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。