一种基于FPGA的新颖的高容错加法器的设计
文献类型：期刊论文
| 作者 | 袁国顺; 尹立群 |
| 刊名 | 电子器件
 |
| 出版日期 | 2009 |
| 卷号 | 32期号:2页码:4，372-375 |
| 关键词 | 集成电路设计 三模冗余设计 操作数循环移位及取反容错 同部件失效问题 全加器 |
| ISSN号 | 1005-9490 |
| 英文摘要 | 为了解决传统TMR结构的CMFs失效问题,根据加法器的结构特点提出了操作数循环移位及取反算法（TOIR-SO）。此方法相对于传统的TMR结构能够使TMR系统失效率降低47%。同时对逻辑运算的基本单元全加器进行了改进,改进后加法器中任何一个失效只能影响一位“和”结果而不会对其它位产生影响从而进一步提高了加法器的容错能力。 |
| 语种 | 中文 |
| 公开日期 | 2010-06-01 |
| 源URL | [http://10.10.10.126/handle/311049/2298]  |
| 专题 | 微电子研究所_北京中科微电子 |
| 推荐引用方式 GB/T 7714 | 袁国顺,尹立群. 一种基于FPGA的新颖的高容错加法器的设计[J]. 电子器件,2009,32(2):4，372-375. |
| APA | 袁国顺,&尹立群.(2009).一种基于FPGA的新颖的高容错加法器的设计.电子器件,32(2),4，372-375. |
| MLA | 袁国顺,et al."一种基于FPGA的新颖的高容错加法器的设计".电子器件 32.2(2009):4，372-375. |
入库方式： OAI收割
来源：微电子研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。