A power scalable 2–10Gb/s PI-based clock data recovery for multilane applications
文献类型：期刊论文
| 作者 | Shigang Yue; Ziqiang Wang; Weidong Cao; Yajun He; Chun Zhang; Zhihua Wang; Hanjun jiang; Fangxu Lv; Xuqing Zheng; Feng Zhao |
| 刊名 | Microelectronics Journal
 |
| 出版日期 | 2018-10-27 |
| 文献子类 | 期刊论文 |
| 源URL | [http://159.226.55.107/handle/172511/18991]  |
| 专题 | 微电子研究所_高频高压器件与集成研发中心 |
| 推荐引用方式 GB/T 7714 | Shigang Yue,Ziqiang Wang,Weidong Cao,et al. A power scalable 2–10Gb/s PI-based clock data recovery for multilane applications[J]. Microelectronics Journal,2018. |
| APA | Shigang Yue.,Ziqiang Wang.,Weidong Cao.,Yajun He.,Chun Zhang.,...&Jianye Wang.(2018).A power scalable 2–10Gb/s PI-based clock data recovery for multilane applications.Microelectronics Journal. |
| MLA | Shigang Yue,et al."A power scalable 2–10Gb/s PI-based clock data recovery for multilane applications".Microelectronics Journal (2018). |
入库方式： OAI收割
来源：微电子研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。