本发明提供一种逐次逼近模数转换器装置，包括：采样保持模块、N位数模转换器、钟控比较器、参考延时模块、逐次逼近控制模块及快慢检测模块。所述快慢检测模块根据所述钟控比较器输出的比较结束信号RDY和参考延时模块输出的时钟信号CLK_Tth，判断输出第一快慢信号SLOW1或第二快慢信号SLOW2。所述逐次逼近控制模块包括逻辑控制模块和就近判断逻辑模块，所述就近判断逻辑模块根据所述第一快慢信号SLOW1或所述第二快慢信号SLOW2控制所述逻辑控制模块的输出。本发明利用所述就近判断逻辑模块对最低有效比特进行优化，提高了逐次逼近型模数转换器的转换精度，且本发明电路结构和控制逻辑简单，易于实现，特别适用于对精度要求较高的低压通信系统等应用场合。