本申请公开了一种半导体器件的制造方法，包括：在半导体衬底上形成第一栅叠层，第一栅叠层包括第一栅导体和位于第一栅导体和半导体衬底之间的第一栅电介质；在半导体衬底中形成源/漏区；在半导体衬底和第一栅叠层上形成包括至少一个牺牲层和位于所述至少一个牺牲层下方的绝缘层的多层结构；对多层结构进行第一次反应离子刻蚀，使得对所述至少一个牺牲层位于晶片中央位置的部分的刻蚀速率大于位于晶片边缘位置的部分的刻蚀速率，以获得凹形刻蚀剖面；对多层结构进行第二次反应离子刻蚀，以获得具有平整表面的绝缘层作为层间电介质层；相对于绝缘层选择性刻蚀第一栅叠层，其中去除第一栅导体而在绝缘层中形成开口；在开口内形成第二栅导体。