一种堆叠式围栅纳米线器件假栅电极制备方法
文献类型:专利
| 作者 | 孟令款; 徐秋霞; 闫江
|
| 发表日期 | 2018-11-27 |
| 专利号 | CN201610033601.1 |
| 著作权人 | 中国科学院微电子研究所 |
| 国家 | 中国 |
| 文献子类 | 发明专利 |
| 英文摘要 | 本发明公开了一种堆叠式围栅纳米线器件假栅电极制备方法,包括:在半导体衬底上形成堆叠纳米线结构,所述纳米线结构包括至少一层纳米线,所述纳米线结构的两端通过支撑衬垫与半导体衬底连接;在所述纳米线结构上淀积栅介质层和假栅电极材料层;在所述假栅电极材料层上形成假栅掩模图形;在所述假栅掩模图形保护下对所述假栅电极材料层进行第一刻蚀,直至所述纳米线结构中最上层纳米线上的栅介质层露出;对剩余的假栅电极材料层进行第二刻蚀,直至半导体衬底上最底部的栅介质层露出。 |
| 公开日期 | 2016-06-15 |
| 申请日期 | 2016-01-19 |
| 语种 | 中文 |
| 源URL | [http://159.226.55.107/handle/172511/18867] ![]() |
| 专题 | 微电子研究所_集成电路先导工艺研发中心 |
| 作者单位 | 中国科学院微电子研究所 |
| 推荐引用方式 GB/T 7714 | 孟令款,徐秋霞,闫江. 一种堆叠式围栅纳米线器件假栅电极制备方法. CN201610033601.1. 2018-11-27. |
入库方式: OAI收割
来源:微电子研究所
浏览0
下载0
收藏0
其他版本
除非特别说明,本系统中所有内容都受版权保护,并保留所有权利。

