DSP&CPU版图设计研究
文献类型：学位论文
| 作者 | 张凯 |
| 学位类别 | 博士 |
| 答辩日期 | 2005 |
| 授予单位 | 中国科学院声学研究所 |
| 授予地点 | 中国科学院声学研究所 |
| 关键词 | 版图 标准单元库 可靠性 布线算法 |
| 其他题名 | Design and Research of DSP&CPU Layout for Sub-Micron CMOS Process |
| 中文摘要 | 现代集成电路工艺的发展以及集成电路设计水平的提高对集成电路版图设计提出了严峻的挑战。本文按照版图设计从底层到顶层的顺序组织，对标准单元库、IO库、宏模块以及全芯片版图设计进行了研究和探讨，针对版图设计各个阶段的特点，系统的研究了版图级的功耗、速度、面积优化方法，并在我们的标准单元库、10库、宏模块以及全芯片版图设计中得到了应用，取得了不错的结果。同时，随着集成电路尺寸按比例缩小，集成电路设计中出现了很多新的问题，一些老的问题也遇到了新的挑战，比如ESD保护、门锁效应等等。这些问题引起了人们广泛的关注。本文对这些问题进行了研究，从这些问题的机理出发，对在版图一级的预防措施进行了系统的研究和讨论。按照摩尔定律指出的，每两年芯片中的晶体管数目就将增加一倍。芯片规模的扩大，对各种电子设计自动化工具提出了更高的要求，本文在最后还就集成电路版图设计中的布局布线算法进行了研究，提出了一种基于多边形的两端线网布线算法。 |
| 语种 | 中文 |
| 公开日期 | 2011-05-07 |
| 页码 | 124 |
| 源URL | [http://ir.ioa.ac.cn/handle/311008/912]  |
| 专题 | 声学研究所_声学所博硕士学位论文_1981-2009博硕士学位论文 |
| 推荐引用方式 GB/T 7714 | 张凯. DSP&CPU版图设计研究[D]. 中国科学院声学研究所. 中国科学院声学研究所. 2005. |
入库方式： OAI收割
来源：声学研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。