基于高速流水线乘加器的FIR滤波器设计
文献类型：期刊论文
| 作者 | 付文武 ; 周依林 |
| 刊名 | 电子设计应用
 |
| 出版日期 | 2003 |
| 期号 | 09 |
| 关键词 | 微尺度 传热 微管道 换热器 多孔介质 |
| ISSN号 | 1007-9009 |
| 中文摘要 | 本文介绍了一种有限冲击响应(FIR)滤波器的设计,其核心部分采用12×12位流水线乘加单元(MAC)实现。乘加结构中采用非重叠多位编码产生部分积,结合进位保留加法(CSA)阵列,通过超前进位加法器(CLA)累加产生最终结果。采用VHDL对FIR滤波器进行了描述,并在FPGA中进行了综合验证。 |
| 语种 | 中文 |
| 公开日期 | 2012-01-06 |
| 源URL | [http://ir.sim.ac.cn/handle/331004/49957]  |
| 专题 | 上海微系统与信息技术研究所_中文期刊、会议、专利、成果_期刊论文 |
| 推荐引用方式 GB/T 7714 | 付文武,周依林. 基于高速流水线乘加器的FIR滤波器设计[J]. 电子设计应用,2003(09). |
| APA | 付文武,&周依林.(2003).基于高速流水线乘加器的FIR滤波器设计.电子设计应用(09). |
| MLA | 付文武,et al."基于高速流水线乘加器的FIR滤波器设计".电子设计应用 .09(2003). |
入库方式： OAI收割
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。