基于FPGA的高速并行Viterbi译码器的设计与实现
文献类型：期刊论文
| 作者 | 童琦 ; 何洪路 ; 吴明森 |
| 刊名 | 电子技术应用
 |
| 出版日期 | 2007 |
| 期号 | 01 |
| 关键词 | 直接序列扩频通信 窄带干扰 非线性自适应滤波器 |
| ISSN号 | 0258-7998 |
| 中文摘要 | 针对319卷积编码,提出一种Viterbi译码器的FPGA实现方案。该方案兼顾了资源消耗和译码效率,通过有效的时钟和存储介质复用,实现了高速并行的译码功能,并利用Verilog语言在Xil-inx ISE 6.2中进行了建模仿真和综合实现。 |
| 语种 | 中文 |
| 公开日期 | 2012-01-06 |
| 源URL | [http://ir.sim.ac.cn/handle/331004/51310]  |
| 专题 | 上海微系统与信息技术研究所_中文期刊、会议、专利、成果_期刊论文 |
| 推荐引用方式 GB/T 7714 | 童琦,何洪路,吴明森. 基于FPGA的高速并行Viterbi译码器的设计与实现[J]. 电子技术应用,2007(01). |
| APA | 童琦,何洪路,&吴明森.(2007).基于FPGA的高速并行Viterbi译码器的设计与实现.电子技术应用(01). |
| MLA | 童琦,et al."基于FPGA的高速并行Viterbi译码器的设计与实现".电子技术应用 .01(2007). |
入库方式： OAI收割
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。