CMOS数字电路低功耗的层次化设计
文献类型：期刊论文
| 作者 | 高丹 ; 刘海涛 |
| 刊名 | 微电子学与计算机
 |
| 出版日期 | 2008 |
| 期号 | 01 |
| 关键词 | SQUID 磁强计 硬件梯度计 软件梯度计 环境噪声抑制 |
| ISSN号 | 1000-7180 |
| 中文摘要 | 随着芯片上可以集成越来越多的管子,电路规模在不断扩大,工作频率在不断提高,这直接导致芯片功耗的迅速增长,无论是从电路可靠性来看,还是从能量受限角度来讲,低功耗都已成为CMOS数字电路设计的重要内容。由于不同设计抽象层次对电路功耗的影响不同,对各有侧重的低功耗设计方法和技术进行了讨论,涉及到工艺,版图,电路,逻辑,结构,算法和系统等不同层次。在实际设计中,根据具体应用环境,综合不同层次全面考虑功耗问题,可以明显降低电路功耗。 |
| 语种 | 中文 |
| 公开日期 | 2012-01-06 |
| 源URL | [http://ir.sim.ac.cn/handle/331004/51591]  |
| 专题 | 上海微系统与信息技术研究所_中文期刊、会议、专利、成果_期刊论文 |
| 推荐引用方式 GB/T 7714 | 高丹,刘海涛. CMOS数字电路低功耗的层次化设计[J]. 微电子学与计算机,2008(01). |
| APA | 高丹,&刘海涛.(2008).CMOS数字电路低功耗的层次化设计.微电子学与计算机(01). |
| MLA | 高丹,et al."CMOS数字电路低功耗的层次化设计".微电子学与计算机 .01(2008). |
入库方式： OAI收割
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。