基于FPGA的Viterbi算法改进及其实现
文献类型：期刊论文
| 作者 | 朱磊基 ; 汪涵 ; 施玉松 ; 邢涛 ; 王营冠 |
| 刊名 | 现代电子技术
 |
| 出版日期 | 2011 |
| 期号 | 15 |
| 关键词 | Viterbi 改进 吞吐量 最大工作频率 |
| ISSN号 | 1004-373X |
| 中文摘要 | 为了在不改变译码效果的条件下,达到提高译码器的译码速度的目的,对传统的Viterbi算法的实现方法提出了两点改进:简化分支度量计算和复用加比选单元分组。FPGA实现以后显示,在获得同等译码性能的条件下,新的实现结构比改进前仅仅多耗费了可以忽略的资源,却可以达到接近原结构3倍的吞吐量和接近2倍的最大系统工作频率。 |
| 语种 | 中文 |
| 公开日期 | 2012-04-13 |
| 源URL | [http://ir.sim.ac.cn/handle/331004/107003]  |
| 专题 | 上海微系统与信息技术研究所_中文期刊、会议、专利、成果_期刊论文 |
| 推荐引用方式 GB/T 7714 | 朱磊基,汪涵,施玉松,等. 基于FPGA的Viterbi算法改进及其实现[J]. 现代电子技术,2011(15). |
| APA | 朱磊基,汪涵,施玉松,邢涛,&王营冠.(2011).基于FPGA的Viterbi算法改进及其实现.现代电子技术(15). |
| MLA | 朱磊基,et al."基于FPGA的Viterbi算法改进及其实现".现代电子技术 .15(2011). |
入库方式： OAI收割
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。