一种基于DSP和FPGA的低频时码接收机设计
文献类型：期刊论文
| 作者 | 李国栋 ; 许林生 |
| 刊名 | 时间频率学报
 |
| 出版日期 | 2006 |
| 期号 | 1页码:27-34 |
| 关键词 | 低频时码 数字接收机 数字信号处理器 现场可编程门阵列 |
| ISSN号 | 1001-1544 |
| 中文摘要 | 介绍了一种基于数字信号处理器(DSP)和现场可编程门阵列(FPGA)的低频时码接收机的硬件组成,描述了该接收机系统实现时间同步的方法,阐述了DSP和FP-GA的软件设计,给出了测试和仿真结果。该设计方案具有精度高、可靠性强、扩展性好等优点。 |
| 语种 | 中文 |
| 公开日期 | 2012-07-09 |
| 源URL | [http://210.72.145.45/handle/361003/3121]  |
| 专题 | 国家授时中心_授时方法与技术研究室 |
| 推荐引用方式 GB/T 7714 | 李国栋,许林生. 一种基于DSP和FPGA的低频时码接收机设计[J]. 时间频率学报,2006(1):27-34. |
| APA | 李国栋,&许林生.(2006).一种基于DSP和FPGA的低频时码接收机设计.时间频率学报(1),27-34. |
| MLA | 李国栋,et al."一种基于DSP和FPGA的低频时码接收机设计".时间频率学报 .1(2006):27-34. |
入库方式： OAI收割
来源：国家授时中心
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。