氖杂质注入条件下CFETR芯部钨杂质浓度的模拟研究
文献类型：期刊论文
| 作者 | 吴樑2; 徐国梁2; 周一夫2; 张传家2; 毛世峰2; 罗正平1 ; 郭勇1; 彭学兵1; 叶民友2
|
| 刊名 | 核技术
 |
| 出版日期 | 2018 |
| 卷号 | 041 |
| 关键词 | 中国聚变工程试验堆 DIVIMP 等离子体与壁相互作用 数值模拟 钨杂质输运 |
| ISSN号 | 0253-3219 |
| 其他题名 | Simulation study of core W impurity concentration with Ne seeding for CFETR |
| 英文摘要 | 由于低质量数材料不可接受的高腐蚀率以及氚共沉积的问题，未来聚变堆中更希望使用全钨壁。由于钨在芯部的高辐射冷却率，芯部的钨杂质浓度需要限制在非常低的水平（约10^-5）。中国聚变工程试验堆（China Fusion Engineering TestReactor，CFETR）要求其高功率稳态运行，全钨壁是优先考虑的方案。为了估计全钨壁CFETR的芯部钨杂质浓度，用边界等离子体物理模拟软件SOLPS（Scrape-off Layer Plasma Simulation）对下单零偏滤器位形不同氖气fNe）辐射杂质注入速率下模拟得到边界等离子体背景，再利用蒙特卡罗杂质输运程序DIVIMP（DIVertor and IMPurity）对钨杂质的输运进行了模拟。当Ne注入速率较低、靶板温度仍然较高时，即使仅考虑靶板为钨材料，芯部钨杂质浓度依然过高。当外靶板峰值温度降低至约10eV时，钨靶板对芯部钨杂质浓度的贡献降至可接受的水平；但当包含主等离子体室壁的贡献时，芯部钨杂质浓度仍然达到10^-4的水平。因此当Ne杂质注入速率较高时，过高的芯部钨杂质浓度主要来源于主等离子体室壁。未来的工作中需要进一步关注钨壁对芯部钨杂质浓度的影响。 |
| 语种 | 中文 |
| CSCD记录号 | CSCD:6154660 |
| 源URL | [http://ir.hfcas.ac.cn:8080/handle/334002/98599]  |
| 专题 | 中国科学院合肥物质科学研究院 |
| 作者单位 | 1.中国科学技术大学核科学技术学院 2.中国科学技术大学核科学技术学院 3.中国科学技术大学核科学技术学院 4.中国科学技术大学核科学技术学院 5.中国科学技术大学核科学技术学院 6.中国科学院等离子体物理研究所 7.中国科学院等离子体物理研究所 8.中国科学院等离子体物理研究所 9.中国科学技术大学核科学技术学院 |
| 推荐引用方式 GB/T 7714 | 吴樑,徐国梁,周一夫,等. 氖杂质注入条件下CFETR芯部钨杂质浓度的模拟研究[J]. 核技术,2018,041. |
| APA | 吴樑.,徐国梁.,周一夫.,张传家.,毛世峰.,...&叶民友.(2018).氖杂质注入条件下CFETR芯部钨杂质浓度的模拟研究.核技术,041. |
| MLA | 吴樑,et al."氖杂质注入条件下CFETR芯部钨杂质浓度的模拟研究".核技术 041(2018). |
入库方式： OAI收割
来源：合肥物质科学研究院
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。