SRAM型FPGA高逻辑密度的可重构资源以及可动态重构的特性，使其在航空航天等领域得到了广泛的应用。然而，基于CMOS工艺结构的SRAM存储单元在空间辐射环境中容易受到辐射粒子的撞击引起内部逻辑的翻转——单粒子翻转效应（Single Event Upset, SEU）。常规的翻转主要是单比特翻转（Single Bit Upset, SBU），而FPGA技术节点越小其逻辑资源越紧凑，单个逻辑翻转时会诱发其相邻位发生翻转，引发多比特翻转事件（Multiple Bit Upset, MBU）。FPGA的存储单元中块存储器（Block RAM，BRAM）和配置存储器（Configuration RAM, CRAM）内存占比最高,而且传统的SBU纠错方法无法适用于MBU，因此BRAM和CRAM的MBU容错研究对于缓解SEU效应至关重要。

本文以Xilinx Virtex-5系列XC5VFX70T芯片为目标，研究BRAM和CRAM的SEU故障缓解策略，设计了可注入最多4位错误的故障测试系统，模拟MBU事件。研究了纠错能力更强的纠错码，并设计故障检错与纠错（Error Detection and Correction, EDAC）系统实现MBU故障的修复，从而降低SEU事件对FPGA存储器的影响，提高FPGA系统的可靠性。

本文利用Reed-Muller（RM）码设计了EDAC容错系统对BRAM进行防护，并且针对EDAC系统自身没有辐射防护功能的缺陷，进行了三模冗余的加固防护。研究了CRAM的帧组织结构，并采用内部配置访问接口（Internal Configuration Access Port, ICAP）对CRAM进行回读/配置操作；设计Gray码防护系统，利用校验位实现对配置帧数据的检错与纠错。通过研究Essential Bits技术将CRAM配置帧中与用户设计相关的必要位提取出来作为故障库，减少需要处理的帧数据。

最后，仿真和实验验证结果均表明，本设计能实现对BRAM和CRAM的多位故障注入、故障检测与故障修复，并且最高能纠正3位及以下的翻转。在50MHz的工作频率下CRAM的故障检测与修复可在回读一帧的时间内同时完成，因此单帧故障检测与修复周期为2.38μs，修复后重配置一帧的周期为2.32μs。系统所占Slice资源的比例约为2.7%。