基于FPGA的IRIG-B（DC）码的解码方案的设计与实现
文献类型：期刊论文
| 作者 | 王丽敏; 胡永辉 ; 侯雷; 刘军良
|
| 刊名 | 时间频率学报
 |
| 出版日期 | 2012 |
| 卷号 | 35.0期号:004页码:228 |
| 关键词 | IRIC-B（DC）码 现场可编程门阵列 同步 解调 |
| ISSN号 | 1674-0637 |
| 英文摘要 | IRIG-B码是国际上通用的时间码格式，广泛应用于各种系统的时间同步。针对IRIG-B（DC）码的调制特性，介绍一种基于FPGA的B码解调方案。重点描述了如何在同步时序中准确提取秒同步信号并解调B码中包含的时间信息。整个方案中采用Verilog HDL语言进行设计，已成功实现，并给出了验证结果。 |
| 语种 | 英语 |
| 源URL | [http://210.72.145.45/handle/361003/12158]  |
| 专题 | 中国科学院国家授时中心 |
| 作者单位 | 中国科学院国家授时中心 |
| 推荐引用方式 GB/T 7714 | 王丽敏,胡永辉,侯雷,等. 基于FPGA的IRIG-B（DC）码的解码方案的设计与实现[J]. 时间频率学报,2012,35.0(004):228. |
| APA | 王丽敏,胡永辉,侯雷,&刘军良.(2012).基于FPGA的IRIG-B（DC）码的解码方案的设计与实现.时间频率学报,35.0(004),228. |
| MLA | 王丽敏,et al."基于FPGA的IRIG-B（DC）码的解码方案的设计与实现".时间频率学报 35.0.004(2012):228. |
入库方式： OAI收割
来源：国家授时中心
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。