基于FPGA的便携式BPC定时接收机设计
文献类型：期刊论文
| 作者 | 刘小花; 许林生 ; 华宇
|
| 刊名 | 时间频率学报
 |
| 出版日期 | 2012 |
| 卷号 | 35.0期号:002页码:88 |
| 关键词 | 低频时码 数字接收机 数字滤波 现场可编程门阵列（FPGA） |
| ISSN号 | 1674-0637 |
| 英文摘要 | 介绍了一种基于FPGA的便携式低频时码接收机系统的设计方案。该接收机的特点是体积小,功耗低,方便户外工作人员携带。描述了该接收机的硬件系统结构,给出了软件算法。硬件结构中,使用了ALTERA公司的EP2C70F672C8芯片,软件部分在QuartusⅡ开发环境下完成。系统测试结果表明,按本方案设计的接收机集成度高,可靠性好,易扩展,易升级,具有一定的实用价值。 |
| 语种 | 英语 |
| 源URL | [http://210.72.145.45/handle/361003/12184]  |
| 专题 | 中国科学院国家授时中心 |
| 作者单位 | 中国科学院国家授时中心 |
| 推荐引用方式 GB/T 7714 | 刘小花,许林生,华宇. 基于FPGA的便携式BPC定时接收机设计[J]. 时间频率学报,2012,35.0(002):88. |
| APA | 刘小花,许林生,&华宇.(2012).基于FPGA的便携式BPC定时接收机设计.时间频率学报,35.0(002),88. |
| MLA | 刘小花,et al."基于FPGA的便携式BPC定时接收机设计".时间频率学报 35.0.002(2012):88. |
入库方式： OAI收割
来源：国家授时中心
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。