基于码密度法的FPGA进位链时延标定
文献类型：期刊论文
| 作者 | 蔡东东2; 何在民2 ; 刘正阳2; 樊战友2; 武文俊2
|
| 刊名 | 时间频率学报
 |
| 出版日期 | 2019 |
| 卷号 | 42.0期号:003页码:240 |
| 关键词 | 现场可编程门阵列 时间数字转换 码密度法 时间间隔测量 专用进位链 |
| ISSN号 | 1674-0637 |
| 英文摘要 | 现场可编程门阵列(FPGA)内部专用进位链资源可应用于时间数字转换(TDC)的高精度测量。各级专用进位链的延迟时间很小,一般量级为数十皮秒至一百多皮秒。基于FPGA实现TDC精密测量要解决的一个核心问题是如何精确标定各级进位链的延迟时间,码密度法是实现延迟时间标定行之有效的手段之一。基于EP2S60F1020C4芯片,通过向进位链输入基准时钟周期范围内大量的随机脉冲,经统计处理得到每一级进位链单元的延迟时间。测试表明,延迟时间测量的分辨率为42.6ps。 |
| 语种 | 英语 |
| 源URL | [http://210.72.145.45/handle/361003/12251]  |
| 专题 | 中国科学院国家授时中心 |
| 作者单位 | 1.中国科学院研究生院 2.中国科学院国家授时中心 |
| 推荐引用方式 GB/T 7714 | 蔡东东,何在民,刘正阳,等. 基于码密度法的FPGA进位链时延标定[J]. 时间频率学报,2019,42.0(003):240. |
| APA | 蔡东东,何在民,刘正阳,樊战友,&武文俊.(2019).基于码密度法的FPGA进位链时延标定.时间频率学报,42.0(003),240. |
| MLA | 蔡东东,et al."基于码密度法的FPGA进位链时延标定".时间频率学报 42.0.003(2019):240. |
入库方式： OAI收割
来源：国家授时中心
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。