SDH E1时隙可配帧格式及数据编码的设计与FPGA实现技术
文献类型：期刊论文
| 作者 | 池飞3; 武建锋3; 何在民3
|
| 刊名 | 时间频率学报
 |
| 出版日期 | 2018 |
| 卷号 | 41.0期号:004页码:317 |
| 关键词 | SDH E1 可配时隙 数据编码 帧格式 现场可编程门阵列 |
| ISSN号 | 1674-0637 |
| 英文摘要 | SDH(synchronous digital hierarchy)光纤网络在国防、电力、通信和交通等行业存在广泛的应用,E1通道具有可靠性和稳定性高的特点,可采用E1通道实现整个SDH光纤网络的时间同步.在介绍E1帧格式及HDB3编码原理的基础上,同时兼顾SDH光纤网络数据传输核心业务,设计并实现了时隙可配的SDH E1帧格式,针对传统SDH E1帧格式占用时隙固定、灵活性差等不足,设计了E1可配置时隙的帧格式传输结构,基于FPGA(field programmable gate array)实现了时码信息在E1帧格式31时隙中任意一个时隙的HDB3编码发送,验证了E1可配时隙帧格式生成和HDB3编解码的可行性及正确性.该设计极大增强SDH光纤网络时间同步的灵活性,提高了用户使用的便捷性. |
| 语种 | 英语 |
| 源URL | [http://210.72.145.45/handle/361003/12258]  |
| 专题 | 中国科学院国家授时中心 |
| 作者单位 | 1.中国科学院大学 2.中国科学院精密导航定位与定时技术重点实验室 3.中国科学院国家授时中心 |
| 推荐引用方式 GB/T 7714 | 池飞,武建锋,何在民. SDH E1时隙可配帧格式及数据编码的设计与FPGA实现技术[J]. 时间频率学报,2018,41.0(004):317. |
| APA | 池飞,武建锋,&何在民.(2018).SDH E1时隙可配帧格式及数据编码的设计与FPGA实现技术.时间频率学报,41.0(004),317. |
| MLA | 池飞,et al."SDH E1时隙可配帧格式及数据编码的设计与FPGA实现技术".时间频率学报 41.0.004(2018):317. |
入库方式： OAI收割
来源：国家授时中心
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。