基于DDS技术的Loran—C信号源的杂散信号抑制的分析与实现
文献类型:期刊论文
作者 | 皇甫江; 华宇![]() ![]() |
刊名 | 时间频率学报
![]() |
出版日期 | 2014 |
卷号 | 37.0期号:1.0页码:41 |
ISSN号 | 1674-0637 |
关键词 | 罗兰-C 直接数字频率合成 相位舍位杂散 相位累加 现场可编程门阵列(FPGA) |
英文摘要 | 采用直接数字频率合成(DDS)技术设计的Loran—C信号源,具有输出杂散多且难以预测的缺点。基于对DDS基本原理的研究分析,针对DDS输出信号存在的相位舍位杂散问题,对其关键部位的相位累加模块进行优化设计,并基于FPGA技术,在QuartusII环境下完成了对Loran.C信号源的实现与仿真验证。结果表明,通过优化的设计算法能够产生失真小,稳定度好的输出波形,从而验证了该方法抑制杂散的有效性与可行性。 |
语种 | 英语 |
源URL | [http://210.72.145.45/handle/361003/13026] ![]() |
专题 | 中国科学院国家授时中心 |
作者单位 | 中国科学院国家授时中心 |
推荐引用方式 GB/T 7714 | 皇甫江,华宇,李实锋. 基于DDS技术的Loran—C信号源的杂散信号抑制的分析与实现[J]. 时间频率学报,2014,37.0(1.0):41. |
APA | 皇甫江,华宇,&李实锋.(2014).基于DDS技术的Loran—C信号源的杂散信号抑制的分析与实现.时间频率学报,37.0(1.0),41. |
MLA | 皇甫江,et al."基于DDS技术的Loran—C信号源的杂散信号抑制的分析与实现".时间频率学报 37.0.1.0(2014):41. |
入库方式: OAI收割
来源:国家授时中心
浏览0
下载0
收藏0
其他版本
除非特别说明,本系统中所有内容都受版权保护,并保留所有权利。