随着现代科技的发展，在航空航天、无线通信、人工智能等高科技领域中，传统低速电路无法满足信号处理实时性高、数据量大的需求。高速电路已成为当前工程应用的主流。在高速电路设计中，一些在低速状态下不影响电路功能的互连传输结构，往往会引发信号完整性问题。如何解决信号完整性问题已成为高速路设计的难点和热点，也是高速电路设计能否成功的关键。

本文对信号完整性的理论和高速串行信号的仿真分析与设计进行了深入研究。创新性地提出了基于IBIS-AMI模型的加重技术仿真方法，弥补了传统MATLAB仿真无法考虑芯片电气参数的不足，并验证了加重技术对高速串行信号传输质量的提升效果；其次，本文对多板级连的高速信息处理平台的信号完整性进行仿真分析与优化研究。结合实际工程项目，完成了信息处理平台的高速串行总线的仿真分析及优化设计，并将所提出的基于IBIS-AMI模型的加重技术仿真方法应用于平台优化中，使平台性能得到进一步提升。具体研究成果如下：

信号完整性理论研究：文章首先介绍了传输线理论，其次对反射和串扰等信号完整性的基本问题进行了仿真研究，最后对信号完整性分析中重要的评判标准S参数和眼图进行了重点的分析。

基于IBIS-AMI模型的加重技术研究：IBIS-AMI模型是信号完整性仿真分析中的常用模型，本文对 IBIS文件中关键部分的物理意义进行解读，并对其AMI算法接口以及高速串行电路常用的均衡技术进行介绍。针对加重技术的设计及仿真方法进行研究，创新性地提出了基于IBIS-AMI模型的加重技术的设计及仿真方法。该方法首先采用最小均方算法（LMS算法）对FIR滤波器系数进行估计。在FIR滤波器系数计算中，采用IBIS-AMI模型与MATLAB进行联合计算。通过利用IBIS模型引入芯片电气参数弥补了传统MATLAB仿真计算无法考虑芯片电气参数带来的损耗的缺陷，进而确定更准确的预/去加重强度。其次在仿真中，通过AMI算法接口进行预/去加重仿真设计。最后搭建完整的系统级仿真模型，得出眼图、浴盆曲线等仿真结果。

高速信息处理平台的信号完整性的建模研究：结合实际工程项目，对DSP+FPGA信息处理平台上的SRIO高速串行总线进行了仿真建模与分析，其重点工作包括平台各部分关键传输线建模、S参数抽取、IBIS-AMI建模及系统级仿真链路搭建以及仿真结果与总线设计相关规范进行对比分析，最后通过测试验证了仿真方法的有效性和准确性。

高速信息处理平台的优化设计：结合实际工程项目，对DSP+FPGA信息处理平台的SRIO高速串行总线进行优化设计，通过对过孔优化以及发送端芯片预加重处理来进一步提升平台的传输性能。其中过孔优化是将DSP板中连接两层SRIO总线的通孔改为盲孔，消除过孔残余效应，降低SRIO总线的传输损耗；预加重处理是采用本文第三章所提出的基于IBIS-AMI模型的加重技术的设计及仿真方法，通过该方法对发送端芯片进行预加重设计及仿真，结果表明预加重后平台性能有所提升。