加速器时序及快速机器保护一体化系统的主逻辑插件
文献类型：专利
| 作者 | 朱鹏 ; 金大鹏; 张玉亮; 康明涛; 何泳成; 吴煊; 郭凤琴; 王林
|
| 发表日期 | 2020 |
| 专利号 | CN111103828 |
| 著作权人 | 散裂中子源科学中心 ; 中国科学院高能物理研究所 |
| 文献子类 | 发明专利 |
| 英文摘要 | 本发明涉及加速器领域，尤指一种使得该一体化系统能够同时满足加速器物理对时序系统和快速机器保护系统的一种加速器时序及快速机器保护一体化系统的主逻辑插件；所述的一体化系统架构的主要硬件包括VME机箱、VME控制器、VME J2背板连接插件、主逻辑插件和多功能接口插件，所述的主逻辑插件采用标准6U VME插件尺寸，并采用Xilinx公司生产的XC6SLX100T‑2FGG900C为Xilinx FPGA逻辑芯片，该逻辑芯片附有可编程逻辑资源，将本主逻辑插件集成一种基于低成本、高灵活性强的时序及快速保护系统一体化架构并付之实践，能够可靠稳定地进行信号输入/输出等高效交互，一体化实现了快速逻辑处理和时序设计功能等，达到满足加速器物理对时序系统和快速机器保护系统需求。 |
| 公开日期 | 2020 |
| 源URL | [http://ir.ihep.ac.cn/handle/311005/298290]  |
| 专题 | 高能物理研究所_东莞分部 |
| 作者单位 | 中国科学院高能物理研究所 |
| 推荐引用方式 GB/T 7714 | 朱鹏,金大鹏,张玉亮,等. 加速器时序及快速机器保护一体化系统的主逻辑插件. CN111103828. 2020-01-01. |
入库方式： OAI收割
来源：高能物理研究所
浏览0
下载0
收藏0
其他版本
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。